2320
- 收藏
- 点赞
- 分享
- 举报
pcie深入理解
以pc处理器<->FPGA<->DSP
1.处理器为内存分配的存储空间是否连续?
2 处理器是如何将采集的原始数据写入该块存储空间的?是写满分配的存储空间后再一起发送至PCIe接口,还是边写边发送?这两点都是由系统软件设计的吗?
3 处理器只为PCIe分配了一块存储区域,那存储器读写之间的地址冲突是如何解决的?
1。处理器为内存分配空间可以连续,可以不连续,但是一个bar内的空间要连续
2。如果是PCIE定义的BAR空间在内存中的镜像,那么是边丢边发,如果是用于DMA的,那这个空间是可以另外定义的,需要FPGA逻辑来搬运,称之为DMA,当然,如果PC很闲的话,也可以PC一个一个往BAR空间放,然后由操作系统一个一个去搬。
3。处理器不仅仅为PCIE分配一块存储区域,这取决于你的BAR的数量,最多6个Bar。所有需要CPU以PIO方式读写的FPGA内部地址全部都得映射到PC分配的空间里。所以这个PIO空间不可太大,否则太占内存。大数据量的需要以DMA来实现
1.处理器为内存分配的存储空间是否连续?
2 处理器是如何将采集的原始数据写入该块存储空间的?是写满分配的存储空间后再一起发送至PCIe接口,还是边写边发送?这两点都是由系统软件设计的吗?
3 处理器只为PCIe分配了一块存储区域,那存储器读写之间的地址冲突是如何解决的?
1。处理器为内存分配空间可以连续,可以不连续,但是一个bar内的空间要连续
2。如果是PCIE定义的BAR空间在内存中的镜像,那么是边丢边发,如果是用于DMA的,那这个空间是可以另外定义的,需要FPGA逻辑来搬运,称之为DMA,当然,如果PC很闲的话,也可以PC一个一个往BAR空间放,然后由操作系统一个一个去搬。
3。处理器不仅仅为PCIE分配一块存储区域,这取决于你的BAR的数量,最多6个Bar。所有需要CPU以PIO方式读写的FPGA内部地址全部都得映射到PC分配的空间里。所以这个PIO空间不可太大,否则太占内存。大数据量的需要以DMA来实现
我来回答
回答2个
时间排序
认可量排序
认可0
认可0
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片
相关问答
-
2012-12-05 14:32:53
-
2012-12-05 14:27:39
-
02016-10-08 14:13:06
-
2008-08-07 19:11:23
-
2013-12-02 22:15:20
-
2018-12-09 12:00:21
-
12016-01-03 11:45:49
-
2014-06-23 22:40:48
-
2017-01-04 13:17:10
-
2016-03-07 09:39:09
-
2018-12-06 11:02:11
-
2019-01-02 09:40:04
-
2017-04-21 21:55:17
-
2014-09-12 11:20:46
-
2016-01-18 15:05:12
-
2008-11-08 13:26:29
-
102016-07-09 17:01:41
-
2020-03-11 11:08:26
-
2019-01-01 13:17:01
无更多相似问答 去提问

点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认