390
- 收藏
- 点赞
- 分享
- 举报
开发板与FPGA通过srio通信例程
开发板与FPGA通过srio通信例程中,输入时钟250M是从何而来,我看书上说是主pll经过3分频而来,对吗?但是我的主频是1G,3分频也不是这么多啊?
我来回答
回答0个
时间排序
认可量排序

或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片
相关问答
-
2018-12-05 16:27:48
-
2018-12-06 10:51:30
-
2012-12-24 15:10:32
-
2009-08-09 14:11:48
-
2020-07-20 15:17:06
-
2018-12-10 16:32:01
-
2018-06-29 11:00:34
-
2015-07-29 09:58:27
-
2013-08-25 00:03:05
-
2019-08-15 10:52:00
-
2019-11-01 08:59:43
-
2012-12-24 15:13:39
-
2009-06-15 10:22:42
-
2015-02-13 09:42:26
-
2013-11-20 20:15:50
-
2019-01-25 16:54:35
-
2009-08-09 14:03:13
-
22013-11-18 15:53:11
-
2018-04-20 14:33:51
无更多相似问答 去提问

点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认