智能终端_问答_易百纳技术社区-AI视觉聚合服务平台

热门板块机器视觉音频处理物联网传感器智能终端系统编程外包&招聘边缘计算海思爱芯元智齐感科技

智能终端

主题14074

智能终端是一类嵌入式计算机系统设备，因此其体系结构框架与嵌入式系统体系结构是一致的；同时，智能终端作为嵌入式系统的一个应用方向，其应用场景设定较为明确，因此，其体系结构比普通嵌入式系统结构更加明确，粒度更细，且拥有一些自身的特点。

树莓派 sss 屏显网关三星 NXP Arduino TI ST OpenCV Xilinx MTK 高通瑞芯微全志新唐君正

想问一下大家运行vivado都用的什么配置的电脑？
Xilinx FPGA 瑞芯微 MTK

salem83 发布于2019年01月13日
JXEV 回复于2019-01-13 10:58:43

3 809
请问一下dma中断是由什么信号引起的？
Xilinx FPGA 瑞芯微树莓派

zzzzzx 发布于2019年01月15日
288HK 回复于2019-01-15 17:10:18

9 569
有谁遇到MTK 6580-6.0在开机向导的WiFi界面闪黑的问题么？
MTK 瑞芯微树莓派

pat1110 发布于2019年01月16日

0 491
at+cusd在默认列队中里有，为什么却不能使用呢？
MTK 瑞芯微高通

wwwd2 发布于2019年01月16日

0 450
下载sdsoc报错，无法解决怎么办？
Xilinx FPGA 瑞芯微三星

aaronliu 发布于2019年01月18日

0 368
请问图里的(* *)是个啥？
Xilinx FPGA 瑞芯微 MTK

li00020 发布于2019年01月18日

0 352
编译驱动的时候出现这个错误怎么回事？
Xilinx FPGA 瑞芯微高通

general 发布于2019年01月22日

0 511
请问一下那个fclk应该是有时钟输出的，为啥提示没有时钟输入
Xilinx FPGA 瑞芯微树莓派

k0000000k 发布于2019年01月23日
mylatex 回复于2019-01-23 13:41:37

1 579
请问这些算错吗？
Xilinx FPGA 瑞芯微树莓派

wangzt 发布于2019年01月25日
wangzt 回复于2019-01-25 16:36:15

2 534
zedboard 的JTAG 上USB线插到电脑上没有反应是怎么回事？
Xilinx FPGA 瑞芯微 MTK

lananrun 发布于2019年01月29日

0 524
MTK7601 smart link 驱动源码
MTK 瑞芯微高通

途行者阿杜发布于2019年02月14日
chenjibin 回复于2019-02-16 16:15:41

1 606
英特尔Arria 10 SOC FPGA开发板硬件支持32位 DDR4 SDRAM
Xilinx FPGA 瑞芯微树莓派

sramsun 发布于2020年05月20日

0 395
适用于Xilinx Virtex-7 FPGA开发板的32位DDR4 SDRAM
Xilinx FPGA 瑞芯微三星

sramsun 发布于2020年06月05日
sramsun 回复于2020-06-05 15:02:43

1 335
请问有没有大佬改过这些图标为彩色？
MTK 高通 Xilinx

ukcrp 发布于2018年12月07日

0 491
请问一下，zynq如果需要用到两个定时器，在sdk中是不是要声明两个定时器实例啊？但...
Xilinx FPGA 高通屏显

acan6666 发布于2018年12月10日

0 459
有大佬知道怎么用ps端配置pl端吗？求指教
Xilinx FPGA 高通屏显

hudiiii 发布于2018年12月11日

0 302
EV系列的几个核可以单独跑么？一个跑系统，一个跑裸核，有没有哪位大神帮忙解答一...
Xilinx FPGA 高通树莓派

yyyxxx0088 发布于2018年12月11日

0 350
z7做网口通信时候，需要用路由器吗？
Xilinx FPGA 高通三星

donger205 发布于2018年12月12日
win 回复于2018-12-12 15:39:17

3 355
请问各位这个报错怎么引起的啊？
Xilinx FPGA 高通树莓派

wangzt 发布于2018年12月18日

0 468
求问大神，fpga实现千兆以太网的问题
Xilinx FPGA 高通屏显

LEXE 发布于2018年12月19日

0 304
请问有大佬搭建过zed的HDMI参考设计吗？创建SDK工程时候遇到些问题想请教一下
Xilinx FPGA 高通屏显

天天压马路发布于2018年12月20日

0 373
各位，我现在使用block ram进行缓存数据。比如我输入的数据位宽是24bit，depth=192...
Xilinx FPGA 高通 MTK

zgdhappy 发布于2018年12月21日
srici_yb 回复于2018-12-21 16:18:28

2 356
各位大神，这个board里搜不到zynq，怎么办？
Xilinx FPGA 高通三星

反恐精英发布于2018年12月24日
反恐精英回复于2018-12-24 15:22:47

2 403
mmi里的at指令只有两三个，请问如何增加at指令呢？
MTK 高通屏显

走天涯hd 发布于2018年12月27日

0 395
请问有谁用MT6580 点亮过720*1520分辨率的屏吗？
MTK 高通树莓派

ww0705 发布于2018年12月27日

0 420
别人cadence画的图，转成AD之后，显示图在AD的边界外（无法正常显示）如何解决？
Xilinx FPGA 高通三星

ww0705 发布于2018年12月30日

0 358
控制pl的ddr，mig发出的wready一直拉高是怎么回事？
Xilinx FPGA 高通屏显

zzzzzx 发布于2019年01月04日

0 354
请教，原来.lib怎么转.a？网上搜的工具不行啊
MTK 高通 Xilinx

地狱天使sw 发布于2019年01月05日
general 回复于2019-01-05 11:20:01

1 524
请问Vivado 装过2017的版本后还可以装2014的么？
Xilinx FPGA 高通 MTK

xiwenxian 发布于2019年01月07日
xiwenxian 回复于2019-01-07 15:34:47

2 375
有谁在VERILOG当中用for,while语句吗？
Xilinx FPGA 高通 MTK

stander7 发布于2019年01月11日
stander7 回复于2019-01-11 14:52:59

2 371
在AMP模式下，cpu1的中断无法响应。怎么办？
Xilinx FPGA 高通三星

podaxwenh 发布于2019年01月11日
podaxwenh 回复于2019-01-11 15:50:38

10 692
用vivado打开modelsim的时候一直打不开是怎么回事？
Xilinx FPGA 高通 MTK

valen2000 发布于2019年01月11日

0 373
请问怎么用ps 访问pl的印脚？
Xilinx FPGA 高通 MTK

qyp1647 发布于2019年01月13日
Jako 回复于2019-01-13 10:49:39

2 384
执行petslinux-build时出错怎么解决？
Xilinx FPGA 高通屏显

wwwd2 发布于2019年01月15日

0 508
移植完系统，插回开发板出现这种情况怎么办？
Xilinx FPGA 高通三星

wwmo 发布于2019年01月16日

0 368
如何知道开发板的flsh的大小和型号
Xilinx FPGA 高通三星

flyman46 发布于2019年01月18日
firstpic 回复于2019-01-18 15:26:03

2 406
做图像显示，图像左侧在闪是什么原因？
Xilinx FPGA 高通屏显

LighBlade 发布于2019年01月20日

0 430
zynq7020的板子已经把cmos摄像头数图像数据已经存到DDR中，怎么才能把DDR中的数据...
Xilinx FPGA 高通三星

epvm 发布于2019年01月23日
qinyi 回复于2019-01-23 10:21:20

3 559
请问Ubuntu下Xilinx的的jtag下载器的驱动安装复杂吗？
Xilinx FPGA 高通屏显

ns001x 发布于2019年01月25日

0 436
SignalTap是不是不能仿真pll？
Xilinx FPGA 高通屏显

hudiiii 发布于2019年01月29日

0 462

跳至页

关注公众号

联系我们
社区问题咨询：Ebaina-CN
定制需求咨询：xxqk158820

问答
去提问

资料
传资料

专栏
写专栏

问答 去提问

资料 传资料

专栏 写专栏

问答
去提问

资料
传资料

专栏
写专栏