边缘计算_问答_易百纳技术社区-AI视觉聚合服务平台

热门板块机器视觉音频处理物联网传感器智能终端系统编程外包&招聘边缘计算海思爱芯元智齐感科技

边缘计算

主题1283

边缘计算起源于传媒领域，是指在靠近物或数据源头的一侧，采用网络、计算、存储、应用核心能力为一体的开放平台，就近提供最近端服务。其应用程序在边缘侧发起，产生更快的网络服务响应，满足行业在实时业务、应用智能、安全与隐私保护等方面的基本需求。

云计算物联网节点大数据 CDN 分布式 AR VR 智能安防 MEC FPGA NVIDIA 边缘节点融合终端边缘服务器 GPU

一个时钟能不能通过一个pll后，再经过一个pll呀？
Xilinx FPGA 君正新唐

beegeen 发布于2019年01月03日
flyman46 回复于2019-01-03 16:47:55

3 383
SDK测试helle world工程run as的时候出现这个错误怎么回事？
Xilinx FPGA 新唐全志

Laken 发布于2019年01月03日

0 389
运行一个图像处理的程序，没有输出怎么回事？
Xilinx FPGA 新唐全志

zgdhappy 发布于2019年01月03日
zgdhappy 回复于2019-01-03 17:03:57

2 357
有没有在SDsoc下硬件功能加速下不能使用HLS::stream的情况
Xilinx FPGA 全志 sss

阿衰发布于2019年01月03日

0 437
请问SD卡初始化时，还要注意哪些方面？
Xilinx FPGA 新唐树莓派

W3W5 发布于2019年01月03日
W3W5 回复于2019-01-03 17:18:56

7 472
quartus下面怎么检查tstbench语法错误
Xilinx FPGA OpenCV 君正

podaxwenh 发布于2019年01月04日
hai 回复于2019-01-04 16:03:26

1 355
有谁做过用DMA将以太网数据存储到DDR中么？
Xilinx FPGA 君正新唐

flyman46 发布于2019年01月04日

0 307
请问hls::video库和xfopencv库的区别是什么？
Xilinx FPGA OpenCV 新唐

wwmo 发布于2019年01月04日

0 320
控制pl的ddr，mig发出的wready一直拉高是怎么回事？
Xilinx FPGA 高通屏显

zzzzzx 发布于2019年01月04日

0 335
原理图上的Pmod口这里的P和N是啥意思？
Xilinx FPGA OpenCV 瑞芯微

yinfei103 发布于2019年01月04日
hxy9 回复于2019-01-04 16:13:04

4 498
有谁用zynq芯片的开发板做实时图像处理的吗？
Xilinx FPGA 屏显树莓派

soft_heart 发布于2019年01月04日
qn1545986910 回复于2019-06-14 11:40:16

3 624
有没有大佬知道这个怎么回事？烧mcf烧不进去
Xilinx FPGA 新唐全志

y130103 发布于2019年01月04日

0 276
请问一下，如何做出商用的Zigbee模组，目前只会做出常见的的组网通信模组
物联网 Zigbee Lorawan FPGA

k0000000k 发布于2019年01月04日

0 400
请教下，单片机如何想把程序分成两部分
物联网 Zigbee 速度传感器 FPGA

月落西山发布于2019年01月06日

0 398
有人擦除过ESP8266的flash吗
物联网 Wifi 湿度传感器 FPGA

qinyi 发布于2019年01月07日
k0000000k 回复于2019-01-07 10:13:38

1 305
从哪里可以看编译多少了？比如百分比
Xilinx FPGA 君正高通

JXEV 发布于2019年01月07日
JXEV 回复于2019-01-07 15:30:14

2 370
使用microBlaze软核，代码和数据区是放在哪里呢？
Xilinx FPGA OpenCV 君正

天天压马路发布于2019年01月07日

0 341
请问Vivado 装过2017的版本后还可以装2014的么？
Xilinx FPGA 高通 MTK

xiwenxian 发布于2019年01月07日
xiwenxian 回复于2019-01-07 15:34:47

2 357
请问是否一个时钟的脉冲很容易采不到？
Xilinx FPGA MTK 三星

srici_yb 发布于2019年01月07日

0 332
zynq 微相，米尔，黑金有啥区别，哪个稳定些？
Xilinx FPGA 新唐 sss

yyyxxx0088 发布于2019年01月07日

0 286
给了时许约束后，是否还需要给时钟分配一个引脚约束呢？
Xilinx FPGA 屏显三星

明熙发布于2019年01月07日

0 280
求问，状态机的状态量采不到的情况有吗？
Xilinx FPGA MTK 屏显

general 发布于2019年01月08日
general 回复于2019-01-08 15:37:33

2 405
请问有人做过对CPLD外部晶振检测的逻辑吗？
Xilinx FPGA 瑞芯微高通

sunack 发布于2019年01月08日
sunack 回复于2019-01-08 15:36:13

1 397
我的SDK调试可以用，但生成bin不能用怎么办？
Xilinx FPGA MTK 树莓派

y130103 发布于2019年01月08日

0 275
大家好，请问有人用过AXI DMA的吗？
Xilinx FPGA 瑞芯微高通

xiangrilia 发布于2019年01月08日

0 287
有人调试过Xilinx的Aurora吗？channel up信号时钟不拉高怎么办？
Xilinx FPGA MTK 屏显

flyman46 发布于2019年01月08日

0 1.1k
这里的1.8V能不能变成3.3V，以太网、USB、SD卡的IO也都变成3.3V，可以不？
Xilinx FPGA MTK 树莓派

wangzt 发布于2019年01月08日
wangzt 回复于2019-01-08 16:07:56

3 391
有没有NVMe转PCIE的硬件设计相关资料？
Xilinx FPGA MTK 三星

地狱天使sw 发布于2019年01月08日
0WFA3 回复于2019-01-08 16:10:28

2 371
大佬们，有人搞过这个 M1 核的吗？
Xilinx FPGA 新唐全志

zgdhappy 发布于2019年01月08日

0 290
有人用zynq系列做过加速器的实验吗？
Xilinx FPGA 瑞芯微树莓派

Alexia 发布于2019年01月10日

0 328
PYNQ Jupiter上编写的Python程序保存在哪里？
Xilinx FPGA 高通 sss

小林发布于2019年01月10日

0 335
再运行，debug core就没信号了，这怎么解决啊？
Xilinx FPGA 新唐全志

288HK 发布于2019年01月11日

0 349
请问谁用FTDI的芯片配置过JTAG？
Xilinx FPGA 君正树莓派

反恐精英发布于2019年01月11日

0 340
Debussy可以与64位的Modelsim一起联合仿真吗？
Xilinx FPGA OpenCV 全志

nosmoking 发布于2019年01月11日

0 358
有谁在VERILOG当中用for,while语句吗？
Xilinx FPGA 高通 MTK

stander7 发布于2019年01月11日
stander7 回复于2019-01-11 14:52:59

2 354
在ping网络的时候，这边的路由器上识别不到IP地址怎么办？
Xilinx FPGA 高通 sss

ww0705 发布于2019年01月11日

0 359
我在sdk里面建完工程，为什么找不到这两个头文件？
Xilinx FPGA 君正 sss

清风听雨发布于2019年01月11日
mfjsxz 回复于2019-01-11 15:17:10

1 407
vivado2017.4版本是不是不支持modelsim10.4版本啊？
Xilinx FPGA 新唐瑞芯微

mk-999 发布于2019年01月11日

0 456
请问有谁用过fifo generator？
Xilinx FPGA MTK 树莓派

fengyuan19 发布于2019年01月11日

0 303
在AMP模式下，cpu1的中断无法响应。怎么办？
Xilinx FPGA 高通三星

podaxwenh 发布于2019年01月11日
podaxwenh 回复于2019-01-11 15:50:38

10 676

跳至页

关注公众号

联系我们
社区问题咨询：Ebaina-CN
定制需求咨询：xxqk158820

问答
去提问

资料
传资料

专栏
写专栏

问答 去提问

资料 传资料

专栏 写专栏

问答
去提问

资料
传资料

专栏
写专栏